verilog实现的UART(带中断、奇偶校验、帧错误)
input wire clk, //50MHz input wire rst_n, input wire rx_in, //串行输入
下载地址
用户评论
