Cadence NC_verilog仿真 上传者:庸亻自扰D 2020-08-30 00:39:35上传 PDF文件 505.65KB 热度 46次 NC可用于数模混合仿真,即用verilog语言给画的电路图添加输入激励信号,然后查看输出信号,以验证电路是否正确。。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论