verilog 简明教程

对verilog初学者很有用。 Verilog HDL 是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数 字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结 构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建 模语言。此外,Verilog HDL 语言提供了编程语言接口,通过该接口可以在模拟、验证期间 从设计外部访问设计,包括模拟的具体控制和运行。 Veril