位同步时钟提取电路设计与实现.rar
本文设计的方案可以从异步串行码流中提取位同步时钟信号,设计思想的基本出发点是在外部码流(code_in)的上升沿和本地时钟(clk)上跳沿相比较
下载地址
用户评论
