ddr3_control_9_28.v 上传者：cherylabc 2020-08-21 04:46:40上传 V文件 4.86KB 热度 37次 用verilog hdl代码实现,通过从ram中读取地址数据,再将数据写入ddr3中,再由ddr3读出,再写入ram中,完成反复读写循环。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
