SDRAM控制模块(verilog)
用Verilog编写的SDRAM控制接口,读取键盘信息存入SDRAM中,以莫尔斯电码形式输出。
下载地址
用户评论
编译是通过了,就是没看明白
挺实用的,很好
正在调试SDRAM,看了一下,还是比较有用的,谢谢
很一般不是很好读