SOC平台verilog代码风格规范V0.4.pdf

RTL 是指 Register Transfer Level,即寄存器传输级,代码显式定义每一个 DFF,组合 电路描述每个 DFF 之间的信号传输过程。当前的主流工具对 RTL 级的综合、优化及仿真 非常成熟。 不建议采用行为级甚至更高级的语言来描述硬件,代码的可控性,可跟踪性及可移植 性难以保证。