基于高速串行BCD码除法的数字频率计的设计

Name: 基于高速串行BCD码除法的数字频率计的设计
Rating: 4.5 (22 reviews)
Author: qq_64428

上传者：qq_64428 2020-08-19 07:14:17上传 RAR文件 113.42 KB 热度 22次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于高速串行BCD码除法的数字频率计的设计

基于高速串行BCD码除法的数字频率计的设计

大小：113.42 KB | 2020-08-19 07:14:17
EDA PLD中的基于高速串行BCD码除法的数字频率计的设计

摘要:介绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较,提出了高速串行BCD码除...

大小：89KB | 2020-12-11 20:16:14
基于数字频率计的设计

讲述了数字频率计的工作原理以及其各个组成部分,记述了在整个设计过程中对各个部分的设计思路、对各部分电...

大小：1.31MB | 2020-11-29 03:36:06
数字频率计的设计

数字频率计的设计，内含源码，仿真图。

大小：0B | 2019-09-07 04:09:34
数字频率计设计

该设计是一个完整的数字频率计，包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设...

大小：0B | 2020-02-07 14:25:06
数字频率计

本文件是基于51单片机的数字频率计设计论文资料，文档以一次课程设计为背景，最后完美制作出频率计数器，...

大小：0B | 2019-09-27 23:21:51
基于VHDL的数字频率计设计

基于VHDL的数字频率计设计(不是本人的，在一期刊摘录)

大小：0B | 2019-05-28 12:00:25
基于FPGA数字频率计的设计

本文主要论述了利用FPGA进行测频计数，单片机实施控制多功能频率计的过程。该频率计利用等精度的设计方...

大小：0B | 2019-05-04 00:37:34
基于FPGA的数字频率计设计

这是一份基于FPGA的数字频率计的设计，用到了verilog 语言，通过检测波形的高低电平来计算出该...

大小：0B | 2018-12-25 03:10:14
基于DSP的数字频率计设计

基于DSP的数字频率计设计,随着微电子技术和计算机技术的飞速发展,各种电子测量仪器在原理、功能、精度...

大小：0B | 2020-10-28 06:38:08
基于CPLD数字频率计的设计

基于CPLD的数字频率计,可以测量精度比较高的信号频率

大小：410KB | 2021-04-24 09:47:58
基于FPGA的数字频率计

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包...

大小：0B | 2019-09-25 23:11:21
基于51的数字频率计

基于STC89C51的数字频率计。可测任意波形和信号幅度。

大小：0B | 2020-05-31 10:54:26
基于vhdl的数字频率计

基于cyclone芯片开发的数字频率计，采用4位共阳数码管显示

大小：0B | 2019-05-28 12:00:07
fpga数字频率计的设计

数字频率计的设计，基于FPGA数字频率计的设计

大小：0B | 2020-05-15 04:14:47
CPLD数字频率计的设计

大小：0B | 2019-01-18 21:02:46