用SignalTap嵌入逻辑分析仪验证PLD设计 上传者:xxllg 2020-08-19 02:46:54上传 PDF文件 78.7KB 热度 44次 要说ASIC设计者的经验有所提示的话,那么将来的百万门级可编程逻辑设计中验证会耗费大半的设计周期。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论