【FPGA】基于vivado的am调制与解调(verilog)

本设计为基于vivado的am调制与解调(verilog),具体指标如下: (1)载波信号频率范围:1M-10MHz,分辨率0.01MHz; (2)调制信号为单频正弦波信号,频率范围:1kHz-10kHz,分辨率0.01kHz; (3)调制深度0-1.0,步进0.1,精度优于5%; (4)载波信号频率、调制信号频率和调制深度可设置;