异步FIFO和PLL在高速雷达数据采集系统中的应用
本文在CycloneIIIFPGA中实现异步FIFO和锁相环(PLL)结构的设计,避免复杂的时钟管理,简化电路设计,方便采集系统进行升级维护。高速缓存的设计使采集数据能的安全地实现数据跨时钟域的传递,提高了数据采集系统的可靠性。
下载地址
用户评论
