ADS8323与高速FIFO接口电路的CPLD实现 上传者：qq_76305 2020-08-11 02:03:39上传 PDF文件 72.63KB 热度 25次 以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路,该电路具有可靠性高、通用性强、易于移植等特点。在设计过程中,以QuartusII作为开发环境,采用图形输入和VerilogHDL语言输入相结合的方式,简化了开发流程。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
