同步电路设计中CLOCK SKEW的分析.doc 上传者：尒龍同学 2020-08-10 10:25:04上传 DOC文件 179.5KB 热度 27次 本文比较了在同步电路设计中0clock shew和非0clock shew时钟分布对电路性能的影响,分析了通过调整时钟树中CLOCK SKEW来改善电路性能的方法,从而说明非0clock shew时钟分布是如何提高同步电路运行的最大时钟频率的。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
