1. 首页
  2. 编程语言
  3. 硬件开发
  4. Quatus课程设计花式流水灯

Quatus课程设计花式流水灯

上传者: 2020-08-09 11:08:08上传 ZIP文件 350.88KB 热度 30次
加入了verilg HDL 时钟分频模块,将50M赫兹脉冲分为1HZ,设备使用的是,MAX2,12管脚作为晶振时钟输入,1到8为小灯输出,低电平点亮,用户可根据自己需求更改。电路有两个194,两个160,一个04
用户评论