1. 首页
  2. 移动开发
  3. 其他
  4. 高速电路设计:互连时序模型与布线长度分析

高速电路设计:互连时序模型与布线长度分析

上传者: 2020-08-08 13:31:46上传 PDF文件 105.62KB 热度 18次
本文对常用高速器件的互连时序建立模型,并给出一般性的时序分析公式。为体现具体问题具体分析的原则,避免将公式当成万能公式,文中给出了MII 、RMII、RGMII和SPI的实例分析。实例分析中,结合使用公式分析和理论分析两种方法,以实例证明公式的局限性和两种方法的利弊。本文最后还基于这些实例分析,给出了SDRAM和DDR SDRAM等布线的一般性原则。
下载地址
用户评论