基于FPGA的SDX总线与Wishbone总线接口设计 上传者：qq_61044 2020-08-08 13:11:24上传 RAR文件 681.599 KB 热度 51次 介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
