1. 首页
  2. 编程语言
  3. 硬件开发
  4. Verilog中 reg和wire 用法和区别以及always和assign的区别.pdf

Verilog中 reg和wire 用法和区别以及always和assign的区别.pdf

上传者: 2020-08-07 18:34:38上传 PDF文件 80KB 热度 16次
非常好用的总结,Verilog中-reg和wire-用法和区别以及always和assign的区别
下载地址
用户评论