无线网络多路数据传输接口技术研究

主要研究具有不同传输速率的多路同步数据和异步数据的无线传输,具体地,将具有2Mb/s和4Mb/s的2路同步数据和8路9.6kb/s的异步数据合并起来进行无线传输。重点研究传输的硬件接口设计和组帧方式。采用ALTERA公司的FPGA芯片,以FIFO为核心,将写请求端和数据写入端用于控制各路数据的接收,将接收到的数据缓存在FIFO中;并将读请求端和数据读出端用于控制各路数据的组帧。该设计用VHDL语言编程,在QuartusⅡ环境下完成了功能仿真。仿真结果表明,该系统能够完成多路数据的合并传输。