论文研究 一种优化的冗余金属填充方法 .pdf

一种优化的冗余金属填充方法，张尤磊，黄其煜，随着集成电路制造技术的不断发展，刻蚀、化学机械研磨等工艺对于图形密度、图形梯度等指标变得越来越敏感，这也对冗余金属图形的山国武技论文在线http:/www.paper.edu.cn性。冗余金属填充技术现状基于规则式的冗余金属填充方法目前使用的基夲都是基于规则的冗余图形的填充方法:提供芯片的版图并通过逻辑运算获得冗余图形的填充区域,只要去掉冗余图形的禁止区域,并且符合改计尺寸规则,该方法就会填充尽可能多的冗余金属图肜。以图2为例,基」规则的冗余图形填充,会在有限的范围内,依据设定的规则,尽可能多地填充冗余图形。这种填充方法不考虑图形梯度,即当前图形与相邻图形的最大图形密度差。而图形梯度过大是CMP、刻蚀L艺热点产生的重要原80冗余图形原始设计图形图2基于妩则的冗余图形填充ig 2 Rule-based dummy metal insertion基于规则式的填充方法优点在于运行时间快,填充规则简单。尽管该方法快速简便,但是该技术可能导致局部图形密度过高或过低,图形梯度过大等问题,在先进的纳米工艺中对版图全局的均匀性仍然显小不出优越性,同时过多的冗余金属填充会带来互连电容,互连电阻,信号延迟以及功耗的增加等一系列问题种改良的方法是,采用两步或者多步基于规则式的冗余金属填充方法进行填充。即在笫一步填充尺寸和缓冲距离都较大的冗余图形,其后的步骤填充尺寸和缓冲距离都较小的冗余图形,这样可以达成更好的图形梯度。但由于多步填充以及更小尺寸和缓冲距离的冗余图形的引入,会进一步提高整体图形密度。而在部分对耦合电容敏感的高频区域,需要覆盖冗余金属添加的阻挡层,由设计者根据经验手动添加冗余图形,以期将耦合电容的景响降到最95基于窗格式的冗余金属填充方法另一种改良方法,即窗格式的冗余金属填充方法可以得到更好的图形密度和梯度。到65纳米及以下的工艺节点,有一种基于模型的冗余金属填充方法,它是根据设计版图的周闱环境用计算机算法来填充。如图3所示,首先芯片分成很小的一个个窗格(例如50平方微米),然后计算每个窗格中佥属密度和周长,最后棖据相邻窗格的各项参数决定填充金属山国武技论文在线http:/www.paper.edu.cn图案。冗余金属填充的目标貮是使特征参数变异降到最小,通过循环算法来使得填充金属量最小,同时各个相邻窗格之间的密度和周长梯度差也最小。20454055150151556614:14Compute InItal densItyMin density: 20%2.Max density achievableMax density: 70%20n362s6!66!33|5760Max gradient: 40%3. Fix min density4. Compute max gradientcurrentmax dens30502339161620i213340dene ityachievable 39245. Sort negative gradientsIt of range6. Look at the 1st element ofthe lIst never analyze5151205043497. Increase densities ofmin (Max achiev, D-40%)current maxgradient8. Repeat wlth new shaperan king图3基于窗格式的冗余图形填充Fig 3 Smart dummy metal insertionI05这种基」模型的冗余金属填充方法优势在」:更少数量的违反设计规则:更密集的图肜密度分布和更少的填充图形数量;更小的密度和周长梯度。虽然减少了冗余图形填充数量,但是这种方法可定义小尺寸可变形的填充图案,它可以灵活的地填充小空间。最终能够达到预期的表面平整度,并有效降低寄生耦合电容。但是仅仅基于窗格式的冗余金属填充,由于只计算了最低图形密度和图形梯度,可能导致相同的设计图形添加的冗余金属,由于周围环境的差异产生很大的区别,而这种不一致性对刻蚀和CMP工艺的均匀性也会产生很大影响。图形匹配技术115随着半导体工业进入0.13微米工艺、90纳米工艺、以及65纳米,甚至更小线宽工艺的发展趋势,良率问题越显突出。如何快速提髙良率是纳米级半导体制造所面临的最大挑战之,特别是采用新型的复杂设计和纳米技术时,良率问题越来越复杂。要想提高良率就必须先找到影响良率的原因。造成良率损失的原因很多,通常生产设备的错误操作会影响良率,电路设计的缺陷会影响良率,不适当的图形增强技术会影响良率等等8,而这些景响良率的120图形统称之为关键图形。作为量产良率诊断( Volume yield diagnostics)主要关心的还是图形设计系统缺陷所造成的良率损失,因为图形设计系统缺陷比随机缺陷多得多,而且更难解决晶片检测设备可以在晶片中进行逐点扫描发现并且报告缺陷,分析人员需要对每个缺陷进行分析和分类,对」大部分图形设计系统缺陷图形失效率一般不是百分之百,对于某个缺陷是不是图形设计系统缺陷就很难确定,只有发现和积累这些图形,制作专门的测试版图并调125节设置不同的工艺参数,才能最后确认,这些都是很昂贵的。在现有的版图中快速的找到这些图形,进行定位扌描和分析,那就更现实些。再如,已经确认某一图形设计系统缺陷和分析出了当中的主要图形,我们通过图形修正可以弥补缺陷,那么能够快速的找到这些图形也成为关键图形匹配技术是一种新兴的技术,用以在复杂的设计版图中寻找出特定的图形,最早采130用在量产良率诊断中。通过定义图形模板( template),在全部设计版图中进行检索,可以在现有的版图中快速的找到这些图形,进行定位扫描和分析4山国武技论文在线http:/www.paper.edu.cn种优化的冗余图形填充方法通过采用基于规则式的冗余图形填充、基于窗格式的冗余图形填充,并结合图形匹配技135术的应用,可以使得最终计算出的图形密度得到最优化,同时能够避免同相同设计图形的周围计算出不同冗余图形的情况。原始设计图形的图形密度计算及预处理首先需要对原始设计图形进行图形密度计算,得出初始图形密度。初始图形密度有两个140重要的作用:1)预估最终添加冗余金属后的图形密度;2)为仝局图形的冗余金属填充提供依据。一般而言,冗余金属的填充不是越多越好,过多的冗余金属会导致RC问题。冗余金属填充的目标是以图形密度以及最大图形梯度符合工艺兼容性的规格要求为目标的。以90纳米后段铜金属层为例,CMP工艺的兼容性为:图形密度30%-70%,图形梯度<0.4。不同⊥145艺节点、CMP工艺、图形特征都会对这种兼容性产生较大的影响,所以兼容性的规格是需要不断地以稳定量产品的数据米验证并且优化的。初始图形密度基本决定了最终冗佘金属填充后的图形密度,以一般的逻辑产品为例,填充比例为接近20%的整体图形密度。例如初始图形密度为30%,最终冗余金属填充后,优化的图形密度为50%左右。该50%的图形密度目标值,即作为图形兀配检索出的分块图形150的填充密度日标值。以一个实际面积为1mm2的正方形测试改计版图的第一金属层( Metal1)为例,计算图形原始密度及后续冗余金属填充的最小窗格都定义成10um2的正方形窗格,整个版图数据总计包括l0,000个窗格。计算其初始密度可以得山,整体平均密度为28.72%,最大梯度为96%。重复图形的冗余金属填充重复图形的填充包括两个部分,一部分是针对较大的模块进行的处理。在集成电路的设计图形中,包括了很多重复的功能模块,例如CPU,GPU,DSP,内部存储器(SRAM)等在目前的设计数据文件( OASIS或GDS)中,这些图形都是以树状结构存在的,在树状结160构中,可以明确检索到同·图形在不同位置上的摆放,即单个图形单元(Cell)。这部分图形的尺寸较大,在窗格式填充时,往往是远大于一个窗格的大小的,因为在重复图形的冗余金属填充阶段,需要在图形单元层级,对该分块先执行一次窗格式的冗余金属填充,分块的目标密度即为3.1中所示50%。另一部分需要处理图形是指,在某些特定的工艺热点区域,需要填充固定的冗余金属图形,用来解决实际刻蚀或者CMP工艺的工艺弱点。这部分图形,是需要根据实际工艺开发及维护过程中发现的热点,以图形库( Pattern Library)的形式记录下来。这部分热点区域般小于一个窗格的大小。热点区域的冗余金属填充需要优先考虑其相邻图形的图形梯度,避免填充后导致图形梯度过大的问题。从实际操作来看,可以使用传统的基于规则式的几余金属填充方式,采用符合L艺要求的填充方法,对同图形按较晑密度、中等密度、较低密山国武技论文在线http:/www.paper.edu.cn170度进行填充,形成3个冗余金属填充后的模板,最后根据周围图形的密度情况,选择对应的模板进行替换,以期达到最小的图形密度如图4所示,实际的测试设计版图中,包含3个64K静态存储器(SRAM)单元和1个类型的刻蚀工艺热点。首先对静态存储器单元进行处理。经过计算,单个64K静态存储器单元的初始密度为4246%,且存储器内部已经没有空间插入冗余金属图形。通过进行175次窗格式的冗余金属填充,填充密度目标为50%,得到图形密度为48.17%的结果。以此结果作为64K静态存储器的冗余金属填充后的模板,对整个测试设计版图中的3处重复单元进行替换64K静态存储器刻蚀工艺热点图4测试芯片版图中的重复图形180Fig. 4 Repeat cell in the test chip其次对1个类型的刻蚀工艺热点进行处理。如图5所示,这类刻蚀工艺弱点都属于孤立线周围需要添加特定冗余金属图形,以保证其刻蚀后的CD均匀性。先根据刻蚀工艺需求在两侧添加基于规则的冗余金属,形成满足工艺需求的基本图形。然后在外围区域以40%,18550%,60%为密度目标填充三种不同的冗余金属图形作为模板。其中,50%为3.1中根据初始密度得出的预计填充目标值,40%、60%作为刻蚀⊥艺窗∏的密度上下限。由于实际上艺热点周围的图形并不是固定在平均密度50%左右的,需要根据周围图形密度选择不同的模板,以期得到更好的图形梯度。在进行替换时,判断这类刻蚀工艺弱点周围图形的密度情况,所有3个实际热点位置周围图形的密度均在35%~45%之间,由此选择40%的低密度模板进190行膂换,最终这3个实际热点同周围窗格的图形梯度都小于5%山国武技论文在线http:/www.paper.edu.cn图5基于规则的冗余金属填充后的刻蚀工艺弱点模板Fig. 5 Etch hotspot template rule-based dummy metal insertion195由于模板中的图形已经添加」冗佘金属图形,且为∫保证冗余金属图形的一致性,在后续的全局冗余金属填充中,静态存储器和刻蚀工艺热点图形就不用进行填充全局图形的冗余金属填充重复图形填充完冗余金属并替换后,进行仝局图形的冗余金属填充。仝局的层面采用基200于窗格式的冗余金属填充方法。设定密度日标值为50%,最大梯度为40%已填充部分(静态存储器和刻蚀工艺屴点)通过添加标注层的方式,避免二次填充。最终得到的结果符合预期要求(密度目标值50%+/-5%。梯度<40%),而且有效避免」車复图形的冗余金属添加不致的问题。同图形密度一样,图形梯度在CMP过程中也是至关重要的0。如图6所示,以填充后205的最大梯度米看,三种填充方法都能够有效地降低图形梯度,但是基于柷则式的冗余填充只能够完仝消除梯度大于70%的分块图形,填充效果最差;而基于窗格的冗余填充可以将所有分块图形的梯度完全控制在40%以内,效果最好。而本文所述的优化方法,可以将所有分块图形的梯度控制在50%以内,效果明显优于规则式的填充(70%以内),同时40%50%的分块仅占1.26%,比牽较小,其余分块的结果同窗格式的填充结果一致。7山国武技论文在线http:/www.paper.edu.cn■原始梯度■规则式的冗余填充■窗格式的冗余填充■优化后的填充结果5000450040003500300o2500200015001000>0<=0.1>0.1>0。2>03>0.4D0.6>0.7>0.8>0.9<=1c=0.2<=03<=0.4<=0.5<=0,6c=0.7=0.8c=0.9210图6梯度结果比较Fig 6 (radient result compare总结215传统的基于规则式的冗余金属填充,对于重复图形的填充可以做到高度一致,但是图形梯度无法保证,会对化学机械研磨工艺产生影响。而为∫窿降低图形梯度,一般而言会填充更高的图形密度,这样则对最终的器件性能产生影响。基于窗格式的冗余金属填充,由于在填充吋考虑到了相邻图形并计算梯度值,很好地解决了图形梯度的问题,但是带来了重复图形的冗余金属添加不一致的问题。220不同于简单的基于规则式的冗余金属填充或者基于窗格式的冗余金属填充,本文所述的方法通过采用分块冗余金属填充以及图形匹配技术,既保留了窗格式填充的优点(达到最优的图形密度与梯度),也汲取了规则式填充的优点(重复图型的冗余金属填充高度一致),经过测试芯片的实验,完全能够在实际图形中实现该流程,效果与预期的一致。225参考文献[]张志鹏、张超,刘铁锋.一款深亚微米射频SoC芯片的后端设计与实现[.微处理机,2017,38(6):1-6.2」辛玲.冗余金属的光刻影响分析及优化[D」大连理|大学,20133」张培勇,严饶浪,史峥等.亚100纳米级标准单元的可制造性设计以电子学报,2005,332304-3074]田之勤.纳米工艺可制造性设计EDA技术门中国集成电路,207,16(2)30-38230[5]杨飞.冗余金属填充对电特性的影响岍究[D]合胆工业大学,2010[6]姜霖.化学札械岍蘑(CMP)对电特性影响的分析与优化[D]复旦大学,2011[7 Abd Elkader S, Larscn C M. Modcl-bascd fill: US, US 8621402 B2[P]. 2013[8]蔡军.可制造性设计(DFM的关键图形匹配方法的分析和实践[D].复旦大学,2008[9 Park J W, Todd R, Song X. Geometric Pattern Match Using Edge Driven Dissected Rectangles and Vector35Space[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2016,35(12):2046-2055山国武技论文在线http:/www.paper.edu.cn[10] Chen H Y, Chou S J, Chang Y W. Density gradient minimization with coupling-constrained dummy fill forCMP control[C]/ International Symposium on Physical Design, ISPD 2010, San Francisco, California, UsaMarch.DBLP,2010:105-111.240