eda_jishuqi.rar 上传者:xchzh74935 2020-07-29 04:24:58上传 RAR文件 2.78MB 热度 9次 quartus仿真,课程设计,计数器即实现计数功能的数字电路,通过累计输入脉冲个数,达到计数的目的。对于四位的同步加/减法计数器共有2*=16个输出状态,在设计时可以用一-个向量进行定义。另外,对于给定的加/减法计数器结构,可做如下描述:当计数器复位端(rst) 为0时,计数器清零,否者,即处于置位端。此时,当时钟脉冲(cIk) 处于上升沿时,计数器受加减控制端(updn) 控制,即当updn=1时,实现加法计数,否则减法计数。定时器通常为减1计数,当程序进入运行状态后,定时器开始自动计数。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 xchzh74935 资源:5 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com