论文研究 集成化门户WJPortal开发与应用.pdf

测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围，消除测试资源共享所引起的冲突，达到减小测试时间的目的。提出了支持测试规划的无拥塞路由算法和测试扫描链优化配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络测试平台，用于片上网络性能参数、路由算法以及基于片上网络的SoC芯片测试方法的分析评估。