模55加法器_信号发生器_序列检测器.docx

Name: 模55加法器_信号发生器_序列检测器.docx
Rating: 4.5 (29 reviews)
Author: yingjie98466

上传者：yingjie98466 2020-07-24 05:58:22上传 DOCX文件 246.52KB 热度 29次

Verilog作业，模55加法器_信号发生器（fsm）_序列检测器（fsm），包括设计代码，测试代码，仿真波形

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

模55加法器_信号发生器_序列检测器.docx

Verilog作业，模55加法器_信号发生器（fsm）_序列检测器（fsm），包括设计代码，测试代码...

大小：247KB | 2020-07-24 05:58:22
序列信号发生器与检测器设计

大小：0B | 2018-12-07 09:59:04
寄存器加法器.docx

含时序仿真、代码、RTL网表掌握VHDL描述时序电路的方法，学会用VHDL设计4位寄存器加法器。同...

大小：185KB | 2020-07-22 12:32:54
模15加法器

利用VHDL门级结构描述。testbench也已经写好。

大小：1.87MB | 2020-09-24 07:22:40
EDA实验报告_正弦信号发生器_序列检测器

EDA Experiment Report_Sinusoidal Signal Generator_...

大小：0B | 2019-06-22 06:10:47
序列信号发生器

序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号...

大小：96KB | 2021-04-21 21:20:32
序列信号检测器

大小：0B | 2018-12-31 12:13:19
三角波发生器加法器比较器滤波器电路multisim

三角波发生器加法器比较器滤波器电路 multisim

大小：0B | 2018-12-25 10:05:37
模电信号发生器

大小：0B | 2019-01-09 21:32:14
加法器是什么加法器电路原理

加法器 : 加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装...

大小：61KB | 2020-08-20 08:54:55
序列信号发生器的设计

EDA技术及其应用《序列信号发生器的设计》，包括源文件。-EDAtechnologyanditsap...

大小：0B | 2019-05-28 01:12:22
加法器verilog

简单的加法器,适合初学者练习使用,其实也很简单,自己也可以写的

大小：1KB | 2020-09-19 12:48:11
前缀加法器

前缀加法器的vivado实现

大小：7KB | 2020-09-01 22:50:30
加法器设计

一种64位加法器的设计方法，，设计加法器的同学可参考

大小：0B | 2019-07-07 00:01:20
加法器代码

public class Adder implements ActionListener

大小：0B | 2018-12-26 13:52:59
Android加法器

Android加法器

大小：0B | 2019-05-02 01:19:10