常用电路模块的布局布线原则:时钟.pdf 上传者：chenzijing 2020-07-22 07:26:15上传 PDF文件 235.88KB 热度 10次 布局原则 v布局要紧凑, 优先布在Top层,尽量靠近相关IC v为了减小寄生电容,放置两个电容时,要使用得分支长度尽量小 v晶振电源采用Π型滤波，先大后小 v时钟分配器要靠近时钟产生电路 v分配器布中央，以保证到各路IC路径最短 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 chenzijing 资源：24306 粉丝：1 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
