基于fpga的JPEG编解码芯片设计 上传者：jiahuigd 2018-12-31 17:42:49上传 PDF文件 6.68MB 热度 46次 基于fpga的JPEG编解码芯片设计,用ＶＨＤＬ语言实现的． 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2018-12-31 17:42:52 不错，大致介绍了JPEG的FPGA实现过程，标准的哈弗曼编码大概要4K的le，非常耗资源的说。算得上是一个指南吧，具体的部分还是得自己找，作者没有说清。 码姐姐匿名网友 2018-12-31 17:42:52 介绍的一般般，没有代码。 发表评论 jiahuigd 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不错，大致介绍了JPEG的FPGA实现过程，标准的哈弗曼编码大概要4K的le，非常耗资源的说。算得上是一个指南吧，具体的部分还是得自己找，作者没有说清。
介绍的一般般，没有代码。