optimize characterization tables for logic synthesis
应用于数字集成电路综合和时序验证的晶体管延时优化
下载地址
用户评论