论文研究 基于泰勒展开的低成本e指数函数电路设计.pdf

针对e指数函数运算中常见硬件实现方法资源消耗大的问题，提出基于泰勒展开的指数函数的优化实现。首先，通过对输入值进行区间压缩以减小泰勒展开计算的求解误差；其次，对e指数函数泰勒展开公式的系数进行修正；最后，在硬件实现中通过合并化简运算实现资源的精简。实验表明。该方法在TSMC 65 nm工艺下的面积为11 068 μm2，折合1 976门，运算结果的相对误差仅有10-2~10-3。相比于通常泰勒展开式法，关键电路少了3个加法器和3个乘法器，节省了60%的硬件资源，具有硬件资源消耗少、输入值范围宽、性能面积比高等优点。