基于CPLD的60s跑表的设计
本设计是基于CPLD的60s跑表的设计,编程语言采用verilog HDL。
下载地址
用户评论