VHDL实验分频器设计
分频器设计 实验目的 1. 熟悉QUARTUSII 软件的使用 2. 熟悉PLD设计流程 3. 学习分频器的设计 设计思路与框图 设计一个25位的二进制计数器，以50MHz时钟作为输入，然后将其最后一位引出即可得到大致为1Hz的输出。
下载地址
用户评论
简单的分频器的历程
很重要的参考
写的挺好的，我拿来修改了一下就能用了。
只是一个简单的分频器程序，写得倒是不错。用了generic类属说明，好！