VHDL实验分频器设计 上传者：u290574351 2020-07-19 07:40:58上传 TEXT/PLAIN文件 441B 热度 25次 分频器设计 实验目的 1. 熟悉QUARTUSII 软件的使用 2. 熟悉PLD设计流程 3. 学习分频器的设计 设计思路与框图 设计一个25位的二进制计数器，以50MHz时钟作为输入，然后将其最后一位引出即可得到大致为1Hz的输出。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2020-07-19 07:40:58 简单的分频器的历程 码姐姐匿名网友 2020-07-19 07:40:58 很重要的参考 码姐姐匿名网友 2020-07-19 07:40:58 写的挺好的，我拿来修改了一下就能用了。 码姐姐匿名网友 2020-07-19 07:40:58 只是一个简单的分频器程序，写得倒是不错。用了generic类属说明，好！ 发表评论 u290574351 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
简单的分频器的历程
很重要的参考
写的挺好的，我拿来修改了一下就能用了。
只是一个简单的分频器程序，写得倒是不错。用了generic类属说明，好！