论文研究 自动修复短时序违反路径的FPGA布线算法.pdf

为了解决寄存器保持时间不满足而引起的短路径问题，提出一种自动修复短时序违反路径的FPGA布线算法。在VPR时序布线算法整体布线布通之后，调用短路径时序分析来获取违反短时序约束的布线连接，然后通过修改代价函数，对每条违反短时序约束的连接进行增量布线，使每条连接的路径延时尽可能达到满足短时序约束所需的延时。实验结果表明，本算法与VPR时序驱动布线算法相比，能够平均修复94.7%的短时序违反路径，而运行时间仅增加了6.8%。