论文研究 使用SIMD协处理器的高性能声码器.pdf

近年来，传统的SOC设计方法已无法跟上数据密集型应用的需求。采用了一种面向应用的设计思路，通过添加定制的协处理器和扩展指令集的方式来加速语音编解码算法。选用可配置的LEON-2 RISC软核，并嵌入特别定制的向量乘累加单元来减少运算密集型模块的计算时间，采用不添加新的IP模块的方法改善性能。实验结果表明，对于大量使用乘累加运算的编解码算法，其加速效果最为明显，运算时间平均减少了45%。目前，整个系统已经在Stratix2 EP2S60C5 FPGA上得到了验证，频率50 MHz。