论文研究 素数域椭圆曲线密码加速器的VLSI实现.pdf

分析了素数域椭圆曲线密码（ECC）算法的软件效率，针对软件效率较低的问题，对密码系统进行软硬件划分，提出了一种适用于椭圆曲线密码SoC的硬件加速器设计，并设计了密码SoC的结构。硬件加速器实现了素数域的点乘和素数检测，以少量的面积为代价提升了系统性能。密码芯片实现了SM2商用密码标准规定的6种算法。加速器基于HJTC [0.11 μm] eFlash单元库，面积约为[0.6 mm2]。在50 MHz的频率下，192 bit非固定点乘运算性能为167次/s，256 bit非固定点乘运算性能为94次/s。实验结果表明，该加速器的单位面积性能高于其他同类设计。