verilog实现的累加器程序
此程序使用verilog编写的累加器，已经通过仿真验证。
下载地址
用户评论
一般般、、、、、、、、、、、、、、、、、、、、、、
写的一般！
还不错，可以借鉴一下
资源不错，很有用
比较简单，适合初学者
你的累加器太简单了，什么都没有考虑
verilog编写的累加器，已经通过仿真验证，比较简单，适合初学者。
正是我需要的程序，谢谢。
代码具有一定的指导意义，对于入门verilog的人比较有用...