FPGA数字万年历(verilog)

本次工程实现了FPGA（EP4CE6）通过LCD显示年、月、日、星期、小时、分钟、秒的功能，并且可以通过按键对显示的数据进行调整，加或减，同时也加入了闹钟和整点报时的功能，根据现实情况，当闹钟和整点的时间发生冲突时，闹钟先亮，我把闹钟的优先级设置为高了，如果达到了闹钟和整点所设置的时间，led灯就会有区分的亮，闹钟前两位led灯亮，整点后两位led灯亮