verlog DDS.zip

Name: verlog DDS.zip
Rating: 4.5 (30 reviews)
Author: xdream64570

上传者：xdream64570 2020-06-15 13:00:32上传 ZIP文件 10.49MB 热度 30次

利用quartus软件形成verlogDDS波形发生器，

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verlog DDS.zip

利用quartus软件形成verlogDDS波形发生器，

大小：0B | 2020-06-15 13:00:32
波形发生器DDS.zip

基于AD9833和89C52,做了一个波形发生器,可以发出正弦波、三角波、方波。频率可调。

大小：428KB | 2021-04-11 20:52:15
信号发生器不是DDS.zip

使用的DA芯片AD9708，实现的信号发生器，可调频调幅调波形。按键调节，调幅是由硬件调节

大小：0B | 2019-08-01 01:59:54
M60verlog.zip

M60计数器,verilog,数码管从零开始,每到一个周期的上升沿加一显示,到7清0,循环往复。。...

大小：123KB | 2020-08-21 06:14:14
VERLOG交通灯基于VERLOG

交通灯控制系统，用VERLOG来实现。验证成功

大小：0B | 2019-06-05 13:14:27
常见问题G130_G150变频器通过AOP30增加DDS.zip

常见问题:G130_G150变频器通过AOP30增加DDSzip,M DS是变频器的电机数据组缩写(...

大小：242KB | 2021-04-18 03:33:21
verlog语言

自己做的，来看看！用VERlog写的。我在电脑上调试了很久的。大家可以看看。或许可以提出该进！

大小：0B | 2019-05-04 21:37:51
verlog经典教程

大小：0B | 2019-01-21 15:31:20
verlog学习教程

很好的学习verlog的资料哦! 我看了这本资料获益很多

大小：1.73MB | 2020-08-22 01:01:05
verlog语言时钟

具有计时功能、整点报时功能和重置时间功能。计时模块有4部分构成：秒计时器、分计时器、时计时器和星期计...

大小：0B | 2019-06-05 13:14:15
Verlog经典教材

Verlog 圣经,机械工业出版社出版,学习FPGA入门必备

大小：1.73MB | 2020-08-29 05:54:22
verlog语言入门

编写CPLD和FPGA程序语言verlog入门

大小：0B | 2020-06-02 05:20:32
Verlog硬件除法

大小：0B | 2019-01-02 21:58:52
DDS芯片.zip

ad9850中文资料/AD9851芯片DDS短波信号发生器/DDS芯片AD9852及其应用/高速AD...

大小：0B | 2019-09-06 05:59:53
FPGA verlog串口程序

FPGA串口verlog！！

大小：0B | 2019-07-24 23:07:18
verlog设计的秒表

实现基本的秒表功能,具备秒表的计时功能,有清零功能

大小：1KB | 2020-12-02 02:37:13