小数分频锁相环设计教程.pdf

锁相环电路广泛应用于现阶段集成电路芯片中，由于需要较高的输出频率解析度，小数分频的锁相环得到了越来越多的关注。但是小数分频调制器会引入较大的噪声，因此如何降低系统噪声、提供高性能相位噪声的锁相环成为现阶段研究的重要课题。文章给出了基于小数分频技术的锁相环设计与噪声分析，分析了各个主要模块的设计要求与优化方法。芯片在SMIC流片制造，采用了0.13μm逻辑工艺，从样片的测试结果来看，Sigma-Delta模块的噪声得到了较好的抑制，满足了预先的设计要求