基于Minisys指令集的流水CPU研究

设计并实现了一个基于RISC架构的流水线型CPU。该设计采用了MIPS的经典五级流水结构,在RTL级设计实现了该系统的各个模块,对设计进行了软件仿真并在FPGAEP1C6Q240实验板上进行了实际的运行测试。着重讨论了流水线技术的实现和流水线中的各种相关性,给出了相关性的解决方案。