verilog_DDC 上传者：douglax 2020-06-08 22:26:02上传 RAR文件 42.77KB 热度 38次 verilog写的ddc代码。仿真功能已经完成，可以作为初学者的参考，很有价值 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2020-06-08 22:26:02 还不够完美，要全是verilog就好 了 码姐姐匿名网友 2020-06-08 22:26:02 总体上还是好用的，最好能附一个说明文档 码姐姐匿名网友 2020-06-08 22:26:02 顶层是用VHDL写的，其他模块是用VerilogHDL写的，剩下就是调用了编辑器自带的IPcore。只有代码，不是一个完整的工程，代码还没有注释，对新手一点都不友好。 码姐姐匿名网友 2020-06-08 22:26:02 要是能附上使用文档，对我们这些菜鸟可能更有帮助。 码姐姐匿名网友 2020-06-08 22:26:02 请问怎么用啊 发表评论 douglax 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
还不够完美，要全是verilog就好 了
总体上还是好用的，最好能附一个说明文档
顶层是用VHDL写的，其他模块是用VerilogHDL写的，剩下就是调用了编辑器自带的IPcore。只有代码，不是一个完整的工程，代码还没有注释，对新手一点都不友好。
要是能附上使用文档，对我们这些菜鸟可能更有帮助。
请问怎么用啊