基于74LS162数字钟设计及时间校准研究.zip

Name: 基于74LS162数字钟设计及时间校准研究.zip
Rating: 4.5 (26 reviews)
Author: guangrongpr

上传者：guangrongpr 2020-06-08 15:25:37上传 ZIP文件 854.97KB 热度 26次

基于74LS162数字钟设计及时间校准研究zip,基于74LS162数字钟设计及时间校准研究

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于74LS162数字钟设计及时间校准研究

数字钟电路一般设有校时功能。本文基于不截断正常的计数通路和加入校时脉冲信号对数字钟进行校时，采用了将...

大小：854.990 KB | 2022-12-30 06:29:07
基于74LS162数字钟设计及时间校准研究.zip

基于74LS162数字钟设计及时间校准研究zip,基于74LS162数字钟设计及时间校准研究

大小：0B | 2020-06-08 15:25:37
74LS162中文资料pdf

大小：309.844 KB | 2022-12-21 12:23:33
基于74LS161的数字钟仿真

大小：0B | 2018-12-09 02:11:24
基于CT74LS161的数字钟及仿真

大小：0B | 2019-03-18 03:07:11
用集成芯片74ls90数字钟的设计文档

设计指标数字钟具有显示时、分、秒的功能；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间...

大小：0B | 2019-05-15 03:01:19
74LS160数字钟带报时multisim源文件

74LS160数字钟待报时multisim源文件,采用74LS160方案,可整点报时,multisi...

大小：731KB | 2020-11-24 11:01:46
数字钟EDA数字钟数字钟

很好数字钟数字钟数字数字钟我说的是多少是多少所得税是少数的是是受到是所得税

大小：0B | 2020-01-05 05:09:02
基于proteus数字钟设计

基于proteus数字钟设计，显示格式：hh-mm-ss可更改的12小时制或24小时制整点报时功能闹...

大小：0B | 2019-07-05 04:17:13
基于FPGA数字钟设计

基于FPGA的数字钟设计，运用Quartus2平台的完整工程文件。

大小：0B | 2019-09-19 08:12:15
数字钟.zip

1.实现 FPGA 对八位动态数码管的控制，使其能够正常工作； 2.应用八位数码管作为显示器件设计一...

大小：240KB | 2020-07-27 08:33:04
简易数字钟.74系列芯片

用74系列芯片连接的数字钟,简易并且易于实现。

大小：1.26MB | 2021-05-04 00:48:16
数字钟设计

大小：0B | 2019-01-17 05:52:32
数字电子钟设计74LS160

数字电子钟设计电路图，校时校分电路，十二小时制，

大小：0B | 2020-06-03 03:22:07
基于Multisim的简易数字钟设计.zip

个人完成的简易数字钟项目，其基本功能包括电源模块、时钟模块、分频计数器模块、显示模块等部分，能够实现...

大小：866KB | 2020-07-18 21:09:00
基于EDA数字钟设计报告

1题目分析1.1设计要求（数字钟的功能）（1）具有秒、分、时技术显示功能，且以24小时循环计时；（2...

大小：0B | 2020-01-29 15:34:58