FPGA数字信号处理(一)数字混频 上传者：Vino_lai 2020-06-08 14:37:54上传 ZIP文件 5.14MB 热度 49次 数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-06-08 14:37:54 还是不错的！！！！！！！！！ 发表评论
还是不错的！！！！！！！！！