数字电路课程设计之超前进位加法器.doc

Name: 数字电路课程设计之超前进位加法器.doc
Rating: 4.5 (42 reviews)
Author: zfqzq

上传者：zfqzq 2020-06-08 12:18:07上传 DOC文件 211KB 热度 42次

使用Verilog语言实现四位超前进位加法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字电路课程设计之超前进位加法器.doc

使用Verilog语言实现四位超前进位加法器设计，并使用Quartes编写程序，使用modelsin...

大小：0B | 2020-06-08 12:18:07
超前进位加法器.rar

数字逻辑课程的实验设计超前进位加法器

大小：180KB | 2020-12-28 06:10:04
超前进位加法器的设计

大小：0B | 2019-02-27 17:10:25
超前进位加法器FPGA

大小：0B | 2019-02-27 17:10:25
16位超前进位加法器

eetop.cn_Verilog实现一个16位超前进位加法器.对初学者是十分有帮助的

大小：0B | 2019-05-15 13:38:37
超前进位加法器verilog代码

4bit超前进位加法器（CLA）源代码，用组合逻辑实现

大小：0B | 2019-07-09 19:18:23
8位超前进位加法器

8位超前进位加法器

大小：0B | 2019-04-27 04:28:43
4位超前进位加法器

利用超前进位实现的4位加法器加快了进位传递的速率

大小：0B | 2019-05-15 13:38:44
数字电路课程设计之BCD加法器设计.doc

使用Verilog语言实现4bit*4bit8421BCD码加法器设计，并使用Quartes编写程序...

大小：0B | 2020-06-10 18:24:50
超前进位加法器设计参考资料.doc

超前进位加法器verilog代码verilog代码,超前进位

大小：0B | 2020-06-08 12:17:58
32位超前进位加法器设计verilog

32位超前进位加法器设计verilog 分成几个部分啊

大小：0B | 2018-12-28 17:14:43
32位超前进位加法器Verilog

32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。

大小：0B | 2018-12-28 17:25:51
四位超前进位加法器

四位超前进位加法器实验报告，图形及图形分析

大小：0B | 2019-04-27 04:28:03
bit32adder超前进位加法器

大小：0B | 2019-02-27 17:10:26
VHDL32位超前进位加法器

包括4位超前几位加法器，32位超前进位加法器及测试程序和电路图

大小：0B | 2019-04-27 04:29:27
四位超前进位加法器VerilogHDL

四位超前进位加法器包括代码，输出值，输出波形，心得体会等。

大小：0B | 2019-07-11 05:30:55