Xilinx_FPGA中LVDS差分高速传输的实现.doc 上传者：qq_12478 2020-05-27 20:37:23上传 DOC文件 745.5KB 热度 20次 FPGA中的差分管脚 为了适用于高速通讯的场合，现在的FPGA都提供了数目众多的LVDS接口。如Spartan-3E系列FPGA提供了下列差分标准： LVDS BusLVDS mini-LVDS RSDS DifferentialHSTL(1.8V,TypesIandIII) DifferentialSSTL(2.5Vand1.8V,TypeI) 2.5VLVPECLinputs 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 qq_12478 资源：6 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
