cpu.zip(5级流水线结构的CPU实现)

一个5级流水线结构的简单CPU的实现。TinyMIPS的流水线共分为五级，对应五个功能模块，分别为IF（取指令）、ID（译码）、EX（执行）、MEM（访存）、WB（写回）。而这五个流水级分别对应CPU处理指令时的五个步骤：IF级负责从存储器（内存或缓存）中取出指令；ID级负责将指令译码，并从寄存器堆取出指令的操作数；EX级负责根据译码结果执行对应的ALU操作；MEM级负责处理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；WB级负责将指令的执行结果写回寄存器堆。