桶形移位器的Verilog HDL设计 上传者：一将天下 2020-05-25 20:24:46上传 RAR文件 728.39KB 热度 17次 包含了3种设计：MIPS32位、8位桶形移位器、ARMS32位 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2020-05-25 20:24:46 不错的资料！ 码姐姐匿名网友 2020-05-25 20:24:46 值得参考，但内容有一些错误，借鉴学习下还是不错 码姐姐匿名网友 2020-05-25 20:24:46 不错的参考资料 码姐姐匿名网友 2020-05-25 20:24:46 感觉看的不是很懂，不晓得是水平问题还是本来就有问题 码姐姐匿名网友 2020-05-25 20:24:46 代码很不错、风格也好、但是有些地方不正确。 比如逻辑右移、、这种写法是不对的。另外for循环的循环次数不能是变量。 大家参考可以。不过要自己思考 发表评论 一将天下 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不错的资料！
值得参考，但内容有一些错误，借鉴学习下还是不错
不错的参考资料
感觉看的不是很懂，不晓得是水平问题还是本来就有问题
代码很不错、风格也好、但是有些地方不正确。 比如逻辑右移、、这种写法是不对的。另外for循环的循环次数不能是变量。 大家参考可以。不过要自己思考