桶形移位器的Verilog HDL设计 上传者：一将天下 2020-05-25 20:24:46上传 RAR文件 728.39KB 热度 37次 包含了3种设计：MIPS32位、8位桶形移位器、ARMS32位 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-05-25 20:24:46 不错的资料！ 码姐姐匿名网友 2020-05-25 20:24:46 值得参考，但内容有一些错误，借鉴学习下还是不错 码姐姐匿名网友 2020-05-25 20:24:46 不错的参考资料 码姐姐匿名网友 2020-05-25 20:24:46 感觉看的不是很懂，不晓得是水平问题还是本来就有问题 码姐姐匿名网友 2020-05-25 20:24:46 代码很不错、风格也好、但是有些地方不正确。 比如逻辑右移、、这种写法是不对的。另外for循环的循环次数不能是变量。 大家参考可以。不过要自己思考 发表评论
不错的资料！
值得参考，但内容有一些错误，借鉴学习下还是不错
不错的参考资料
感觉看的不是很懂，不晓得是水平问题还是本来就有问题
代码很不错、风格也好、但是有些地方不正确。 比如逻辑右移、、这种写法是不对的。另外for循环的循环次数不能是变量。 大家参考可以。不过要自己思考