SystemVerilog_IEEE 1800.22017.pdf
SystemVerilog的Ieee1800标准,2017板,主要内容是关于UVM,即IEEEStandardforUniversal
VerificationMethodologyLanguage
ReferenceManual
下载地址
用户评论