高速可复用SPI总线的设计与Verilog HDL实现

高速可复用SPI总线的设计，非常详尽，内容包括SPI总线的基础知识介绍，SPI的verilog实现以及仿真验证。本文的创新点在于,将shift寄存器不区分接收与发送,并且 将shift与transmit合并,直接实现串行输入输出与并行输入数据的功能，节省了一半的硬件资源。进阶版的SPI设计参考资料，分享给大家。