32位DSP乘法器分析与设计 上传者：hehe43923e 2020-05-19 15:13:41上传 PDF文件 140.23KB 热度 17次 衡量DSP(数字信号处理器)芯片性能的一个重要指标是单位时间内能够完成乘累加操 作的数量。乘累加速度的增加就会使得DSP芯片运算速度增加。因此，通过对数据通路中的乘法器 进行各种设计分析，得出适合32位浮点DSP结构的乘法器，为得到较优的乘累加设计奠定了基础。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-05-19 15:13:41 介绍了较为经典的乘法器算法结构，建议去参照更为经典的FPU架构进行学习 发表评论 hehe43923e 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
介绍了较为经典的乘法器算法结构，建议去参照更为经典的FPU架构进行学习