基于FPGA的四人电子抢答器

Name: 基于FPGA的四人电子抢答器
Rating: 4.5 (33 reviews)
Author: Moyu14424_06_12

上传者：Moyu14424_06_12 2020-05-18 15:02:24上传 DOC文件 509.5KB 热度 33次

详细讲述基于FPGA的数字抢答器的设计，适应于本科阶段同学毕业设计时相关题目的简单参考！

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于FPGA的四人电子抢答器

详细讲述基于FPGA的数字抢答器的设计，适应于本科阶段同学毕业设计时相关题目的简单参考！

大小：0B | 2020-05-18 15:02:24
FPGA Verilog四人抢答器

1.设计用于竞赛抢答的四人抢答器。（1）有多路抢答，抢答台数为4；（2）抢答开始后20秒倒计时，20...

大小：0B | 2019-05-01 23:17:17
四人抢答的抢答器

大小：0B | 2019-01-07 18:59:38
四人抢答器

四人智力抢答器ms，支持multisum 12.0，亲测无错码。

大小：0B | 2018-12-18 10:51:36
基于EDA的四人抢答器

四人抢答器，用VHDL语言编写，在试验台上进行硬件测试，用QutersⅡ操作

大小：0B | 2020-01-31 04:10:39
抢答器抢答器至少控制四人抢答

大小：0B | 2019-01-09 05:37:10
四人智能抢答器

四人智能抢答器的设计，设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由“9”...

大小：0B | 2019-05-15 16:01:43
四人抢答器设计

大小：0B | 2019-01-22 20:35:45
四人抢答器报告

大小：0B | 2019-01-19 02:02:22
eda四人抢答器

实验报告、电子信息工程专业，hdl实验1、该实验需要用到实验箱上的LED指示灯，SW1-SW8组开关...

大小：0B | 2019-05-28 00:06:02
四人抢答器程序

verilog程序4人抢答器verilog编程

大小：0B | 2020-05-31 16:00:35
四人抢答器_HDL

四人抢答器、HDL、本科时期的课程设计、附有源代码等。

大小：0B | 2019-05-21 18:33:13
基于51的简单四人抢答器

大小：0B | 2019-01-22 20:38:06
EDA设计四人抢答器

这是用EDA技术来设计抢答器的报告，里面内容比较全，希望能给大家带来帮助。

大小：0B | 2020-05-17 08:36:45
VHDL四人抢答器设计

该代码为基于VHDL的四人抢答器设计。当有一位参赛选手首先按下抢答器开关时，相应显示开关编号，此时...

大小：0B | 2018-12-29 05:35:44
四人智力抢答器报告

大小：0B | 2019-03-08 20:16:20