基于VHDL的计数器设计

Name: 基于VHDL的计数器设计
Rating: 4.5 (39 reviews)
Author: brightsoftware12076

上传者：brightsoftware12076 2020-05-18 14:14:58上传 RAR文件 424.92KB 热度 39次

用VHDL写的计数器的程序，已经测试可以运行。。希望对大家有好处

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于VHDL的计数器设计

用VHDL写的计数器的程序，已经测试可以运行。。希望对大家有好处

大小：0B | 2020-05-18 14:14:58
基于VHDL的分频计数器设计

大小：0B | 2019-02-24 17:13:48
vhdl计数器设计

vhdl计数器设计的实现计数器的常用规则和写法等

大小：87KB | 2020-10-30 17:56:38
计数器的VHDL设计

多个常用计数器的VHDL描述。各种功能的计数器。

大小：58KB | 2020-09-20 09:48:56
利用vhdl设计的计数器

利用vhdl设计的计数器，希望对大家有用

大小：0B | 2019-07-18 07:15:46
vhdl计数器

library ieee; use ieee.std_logic_1164.all; use iee...

大小：0B | 2018-12-25 00:01:29
vhdl语言设计计数器

Vhdl language design counter

大小：0B | 2019-06-26 14:14:39
VHDL计数器

用VHDL写的计数器模块,可以在此基础上进行修改

大小：351B | 2020-09-11 14:33:55
计数器vhdl

大小：0B | 2019-02-16 13:17:29
计数器VHDL

数字逻辑电路设计实验用VHDL语言实现的计数器

大小：0B | 2019-09-23 13:36:31
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
基于VHDL的模可变计数器

大小：0B | 2019-01-15 01:41:56
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
BCD计数器的设计VHDL代码

BCD计数器的设计VHDL代码简单，包含源代码及原理图

大小：0B | 2019-06-04 05:01:07
VHDL设计可逆计数器实验

使用QuartusII软件对调试完成的工程文件进行管脚琐定及在线下载，掌握使用VHDL语言设计计数器...

大小：0B | 2020-05-13 23:29:32
模可变计数器vhdl设计

Modular variable counter vhdl design

大小：0B | 2019-06-24 01:03:25