数字信号处理的FPGA实现_第三版中文.pdf

·现在许多FPGA都包含嵌入式l8位×18位乘法器，因而推荐在以DSP为主的应用中使用这些器件，因为嵌入式乘法器可以节省很多LE。例如，在本版的所有示例，中都用到的CycloneIIEP2C35F672C6器件就具有35个18位×18位乘法器。 　　·MaxPlusIl软件不再更新，新的器件（如Stratix和Cyclone）仅在QuartusIl中支持。本书中所有新旧示例目前均通过Quartus6．0针对CycloneIIEP2C35F672C6器件编译。从QuartusIl6．0起，整数是以最小负整数（类似于ModelSim仿真器）而不再是0进行默认初始化，因而本书第2版中完全相同的例子