VLSI课程实验案列报告 上传者:杰geg 2020-05-17 23:56:43上传 DOCX文件 1.29MB 热度 30次 cadencevirtuoso设计反相器的电路图,版图并通过相应的DRC和LVS;并设计了三种或非门的电路图;最后设计了静态存储器并提取CDL网表,通过Hspice建立完成时间、保持时间和C-Q延时的仿真 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论